将工程从PYNQ-Z2迁移到ZCU104上,zynq UltraScale+MPSoc的IP如何配置?

用PYNQ在zcu104上实现深度学习,自定义卷积的IP核,PL调用DDR中数据做卷积运算。用PYNQ-Z2时直接自动配置,再加S AXI HP0从DDR传输数据。换成zcu104后按照同样的配置,算出结果全是0.想问下我的配置哪里有问题?附上PYNQ-Z2和ZCU104的线路图





另外在zcu104 自动连线后出现警告:[BD 41-1629] </zynq_ultra_ps_e_0/SAXIGP2/HP0_LPS_OCM> is excluded from all addressable master space.我认为不影响运算,就忽略了。

@sq0515,

Please post your question in English.

Mario